ようこそ！
マイページ
サイトトップ   eフレンズトップ
本 > コンピュータ > プログラミング > その他
出版社名：共立出版
出版年月：2020年10月
ISBN：978-4-320-12463-9
４２１Ｐ　２６ｃｍ
ＳｙｓｔｅｍＶｅｒｉｌｏｇ入門　設計・仕様・検証のためのハードウェア記述言語
篠塚一也／著
 
組合員価格 税込 6,534円
(通常価格 税込 7,260円)
割引率 10%
在庫あり
生協宅配にてお届け
※ご注文が集中した場合、お届けが遅れる場合がございます。
内容紹介・もくじなど
もくじ情報：概要；設計および検証のためのビルディングブロック；データタイプ；メンバーで構成されるデータタイプ；クラス；プロセス；代入文；オペレータと式；実行文；タスクとファンクション〔ほか〕
もくじ情報：概要；設計および検証のためのビルディングブロック；データタイプ；メンバーで構成されるデータタイプ；クラス；プロセス；代入文；オペレータと式；実行文；タスクとファンクション〔ほか〕
著者プロフィール
篠塚　一也(シノズカ　カズヤ)
１９７２年名古屋大学理学研究科数学修士課程修了。現在、（有）アートグラフィックスＥＤＡ開発部アーキテクト。専門、言語設計、コンパイラ開発、ＲＴＬ論理合成、ＳｙｓｔｅｍＶｅｒｉｌｏｇ設計・検証ツール開発；クロッキングブロック；プロセス間の同期と交信；チェッカー；プログラム；インターフェース；パッケージ；モジュール；システムタスクとシステムファンクション；制約によるランダムスティミュラスの生成；ＳｙｓｔｅｍＶｅｒｉｌｏｇの検証機能；モデリングと検証；ＵＶＭ概説；コンパイラディレクティブ；シミュレーション実行モデル（本データはこの書籍が刊行された当時に掲載されていたも…（続く）
篠塚　一也(シノズカ　カズヤ)
１９７２年名古屋大学理学研究科数学修士課程修了。現在、（有）アートグラフィックスＥＤＡ開発部アーキテクト。専門、言語設計、コンパイラ開発、ＲＴＬ論理合成、ＳｙｓｔｅｍＶｅｒｉｌｏｇ設計・検証ツール開発；クロッキングブロック；プロセス間の同期と交信；チェッカー；プログラム；インターフェース；パッケージ；モジュール；システムタスクとシステムファンクション；制約によるランダムスティミュラスの生成；ＳｙｓｔｅｍＶｅｒｉｌｏｇの検証機能；モデリングと検証；ＵＶＭ概説；コンパイラディレクティブ；シミュレーション実行モデル（本データはこの書籍が刊行された当時に掲載されていたものです）

同じ著者名で検索した本

ＳｙｓｔｅｍＶｅｒｉｌｏｇ超入門　はじめて学ぶハードウェア記述言語
篠塚一也／著
検証のためのＳｙｓｔｅｍＶｅｒｉｌｏｇプログラミング
篠塚一也／著
実践ＵＶＭ入門　検証のためのＳｙｓｔｅｍＶｅｒｉｌｏｇクラスライブラリー
篠塚一也／著
ＳｙｓｔｅｍＶｅｒｉｌｏｇによる検証の基礎
篠塚一也／著
 
 
このサイトの利用に関しては、ご利用生協の宅配事業に関する約款等ならびにeフレンズ利用約款に基づきます。
このサイトについて
ご利用ガイド
利用約款
特定取引法に基づく表示
個人情報の取り扱いについて
eフレンズトップ
お問い合わせ
©COOP KINKI all rights reserved.