ようこそ!
マイページ
ご利用ガイド
組合員情報の変更
メールアドレスの変更
ログイン
サイトトップ
e
フレンズトップ
すべて
本
雑誌
CD
DVD・Blu-ray
クリア
本 こだわり検索
書名
著者名
商品説明
出版社名
出版年月
―
2025
2024
2023
2022
2021
2020
2019
2018
2017
2016
2015
2014
2013
2012
2011
2010
2009
2008
2007
2006
2005
2004
2003
2002
2001
2000
1999
1998
1997
1996
1995
1994
1993
1992
1991
1990
1989
1988
1987
1986
1985
1984
1983
1982
年
―
1
2
3
4
5
6
7
8
9
10
11
12
月
以前
のみ
以降
ジャンル
選択してください
文庫
新書・選書
文芸
教養
人文
教育
芸術
児童
趣味
生活
地図・ガイド
就職・資格
語学
小学学参
中学学参
高校学参
辞典
コミック
ゲーム攻略本
エンターテイメント
日記手帳
社会
法律
経済
経営
ビジネス
理学
工学
コンピュータ
医学
看護学
薬学
ISBNコード
予約商品を表示しない
検索
クリア
本 >
工学
>
電気電子工学
>
電子回路
出版社名:オーム社
出版年月:2023年11月
ISBN:978-4-274-23101-8
183P 24cm
SystemVerilogによるFPGA/ディジタル回路設計入門
小林和淑/監修 小林和淑/共著 寺澤真一/共著 吉河武文/共著 塩見準/共著 門本淳一郎/共著
組合員価格 税込
2,970
円
(通常価格 税込 3,300円)
割引率 10%
お取り寄せ
お届け日未定
※ご注文が集中した場合、お届けが遅れる場合がございます。
内容紹介・もくじなど
内容紹介:SystemVerilogによる回路設計を実践的に解説SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。SystemVerilogは、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています。Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V(リスク ファ…(
続く
)
内容紹介:SystemVerilogによる回路設計を実践的に解説SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。SystemVerilogは、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています。Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V(リスク ファイブ)設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。
HDLは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をSystemVerilogで記述しLSIやFPGAに実装したい設計者向けに、設計事例をもとに解説しています。
もくじ情報:第1章 SystemVerilogとは;第2章 FPGAへの実装入門;第3章 ディジタル回路入門;第4章 SystemVerilogによる順序回路;第5章 SystemVerilogによるプロセッサの設計と実装;第6章 SystemVerilogによるASIC設計;第7章 SystemVerilogとVerilog HDLの対比と記述の罠
著者プロフィール
小林 和淑(コバヤシ カズトシ)
京都工芸繊維大学電気電子工学系教授。博士(工学)(京都大学)
小林 和淑(コバヤシ カズトシ)
京都工芸繊維大学電気電子工学系教授。博士(工学)(京都大学)
HDLは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をSystemVerilogで記述しLSIやFPGAに実装したい設計者向けに、設計事例をもとに解説しています。
もくじ情報:第1章 SystemVerilogとは;第2章 FPGAへの実装入門;第3章 ディジタル回路入門;第4章 SystemVerilogによる順序回路;第5章 SystemVerilogによるプロセッサの設計と実装;第6章 SystemVerilogによるASIC設計;第7章 SystemVerilogとVerilog HDLの対比と記述の罠