本書は、ＰＡＲＴＨＥＮＯＮ／ＳＦＬを利用することにより、最終的にはパイプライン化されたＲＩＳＣを目標として、ボトムアップに設計と演習を繰り返しながら、アーキテクチャの実際的な設計技術を修得することを目的とする。プログラミング言語（特にＣ言語）に対する知識と、ブール代数や順序回路設計などの論理設計に関する初歩的知識を前提としている。すなわち、大学２年生以上、高専上級生レベルのコンピュータアーキテクチャの初学者を対象とする。
もくじ情報：第１章　はじめに；第２章　演算器の設計とＳＦＬの文法；第３章　アキュムレータマシン；第４章　１６ｂｉｔ　ＲＩＳＣ　ＰＩＣＯ‐１６；第５章　分岐命令の付加；第６章　入出力と割り込み；第７章　ＣＰＵの性能とコストの評価；第８章　キャッシュ；第９章　パイプラインの処理；第１０章　さらなる高速化技術；付録（割り込みなし版　ＰＩＣＯ‐１６；割り込み付き版ＰＩＣＯ‐１６；Ｄｉｒｅｃｔ　Ｍａｐ　Ｃａｃｈｅ　；パイプライン版ＰＩＣＯ－１６；ＳＦＬ文法；フル実装版ＰＩＣＯ－１６の命令セット）

小栗　清(オグリ　キヨシ)
１９７４年九州大学理学部物理学科卒業。１９７６年九州大学大学院理学研究科物理学専攻修士課程修了。１９７６年ＮＴＴ電気通信研究所勤務。現在、長崎大学工学部情報システム工学科教授、工学博士