本書では、ＵＣバークレーで開発されたオープンソースの命令セット（ＩＳＡ）「ＲＩＳＣ‐Ｖ」を用いて、ＣＰＵの作り方を解説します。コンピュータ・アーキテクチャ、ハードウェアに関する知識があまりない方にも理解できるように、基礎からわかりやすく学ぶ構成となっています。ＣＰＵとコンピュータ・アーキテクチャのしくみを解説したうえで、基本整数命令の実装から、ＣＰＵの高速化で活躍するパイプラインの実装、スーパーコンピュータでも活躍するベクトル拡張命令（ＳＩＭＤ）、さらに汎用ＣＰＵでは負荷の高い処理をより高速に実行するためにＣＰＵへ追加可能なカスタム命令の実装までを行います。ＣＰＵ設計に用いる基本言語としては、Ｖｅｌｉｌｏｇを抽象化したＨＤＬ（ハードウェア記述言語）であるＣｈｉｓｅｌを利用しています。ＣＰＵの自作範囲に関して、手順が煩雑なＦＰＧＡでの動作確認は行わず、ソフトウェア上でのエミュレーションをゴールとしているので、ソフトウェアエンジニアの方にも取っ付きやすいものとなっています。巻末には、昨今ＲＩＳＣ‐Ｖが注目されている理由を整理するため、ＲＩＳＣ‐Ｖのもたらす価値についてまとめています。
もくじ情報：第１部　ＣＰＵ自作のための基礎知識（ＣＰＵとは何か；コンピュータ・アーキテクチャ　ほか）；第２部　簡単なＣＰＵの実装（環境構築；命令フェッチの実装　ほか）；第３部　パイプラインの実装（パイプラインとは；パイプラインレジスタの実装　ほか）；第４部　ベクトル拡張命令の実装（ベクトル命令とは；ＶＳＥＴＶＬＩ命令の実装　ほか）；第５部　カスタム命令の実装（カスタム命令の意義；ポピュレーションカウント命令の実装　ほか）

西山　悠太朗(ニシヤマ　ユウタロウ)
１９９１年生まれ。東京大学卒。株式会社フィックスターズＲＩＳＣ‐Ｖ研究所研究員。ウエストバーグ株式会社代表取締役。メディア事業や教育出版事業など複数の事業売却を経験。ビッグデータ解析、ＷＥＢマーケティングを軸に、一部上場企業からスタートアップまで幅広く業務支援を行う。また、立ち上げたＤ２Ｃ事業を１年で年商５億円規模まで急成長させる等、ｔｏＢ／ｔｏＣ、有形／無形商材と幅広いビジネス経験を積む。ＰＣメーカー経営をきっかけにコンピュータへの興味が膨らみ、現在はＲＩＳＣ‐Ｖ研究に携わる